简介

　　本硬件电路方案是针对集电极开路输出的编码器设计的。隔离前电压为5V，同时5V也是编码器

的驱动电压，由外部供电；隔离后电压为3.3V，由核心板提供。隔离芯片采用3通道ADUM1300隔离芯

片。因为是集电极开路输出，所以输出信号的电压是不确定的，需要加1K的上拉电阻，为了能得到

较为稳定的信号，在信号的输出端加上100PF的滤波电容。信号经过隔离芯片隔离后直接连接到FPGA

的IO上。

代码简介

　　ARM与FPGA之间通过FSMC总线实现通信，ARM定时读取FPGA的脉冲计数值并通过串口软件显示出来，

在串口工具上发送命令“reset/cr/lf”能实现复位功能。

操作步骤

1、根据视频教程及硬件电路原理图设计硬件电路；

2、正确连接硬件电路；

3、下载FPGA程序；

4、下载ARM程序；

5、打开串口调试工具接收计数脉冲值；

6、发送复位命令“reset/cr/lf”进行验证。

资料包下载地址

链接： 密码：2jyz

原理图